

(19) 日本国特許庁 (JP)

(10) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-312405

(13) 公開日 平成7年(1995)11月26日

(81) 1st.CI.	登録記号	序 内 記 号	F I	技術者表示所
KO1E 23/50		S		
21/60	311	Q 6313-08		
21/221				
23/28		A 3613-08 I 6313-08		

審査請求 書類請求 領家原の第3 OL (全5頁) 並列頁に次ぐ

(12) 出願番号 特願平6-102369	(71) 出願人 000006108 株式会社日立製作所 東京都千代田区麹町四丁目6番地
(13) 出願日 平成6年(1994)5月17日	(11) 出願人 000233169 株式会社日立マイコンシステム 東京都小平市上木本町5丁目22番1号
	(12) 見明者 佐々木 光一 東京都小平市上木本町5丁目20番1号 株式会社日立製作所半導体事業部内
	(13) 見明者 佐藤 陽文 東京都小平市上木本町5丁目22番1号 株式会社日立マイコンシステム内
	(14) 代理人 井澤士 佐藤 政喜 通算頁に次ぐ


(50) 【発明の名前】半導体装置

(51) 【要約】

【目的】 半導体装置の基板実装における実装効率を向上すること。

【構成】 半導体チップとそれに電気的に接続された内部リードを接着で封止した半導体装置であって、前記半導体装置の封止部周部の底面もしくは、上面から内部リードの一端を突出させる。

図1



〔片持部の位置〕

〔図2次1〕 キズナチップとそれに電気的に接続された内蔵リードを駆動で制止したキズナ位置であって、内蔵リードの位置が基準の制止距離の位置もしくは、上面から内蔵リードの一端を突出させることを目的とするキズナ位置。

〔図2次2〕 内蔵リードのチップと内蔵リードとはパンプを介して電気的接続してあることを目的とするキズナ1に記載のキズナ位置。

〔図2次3〕 キズナチップとそれに電気的に接続された内蔵リードを比較して制止してあるキズナ位置であって、当該制止部の一端部に、それぞれのリードの基部の一部がレジンにより埋め込まれ、その埋め込まれたりード基部がキズナチップとの電気的位置をなし、それぞれリードの位置がレジンから露出し、その露出した位置が内蔵リードをなしていることを目的とするキズナ位置。

〔発明の技術的な説明〕

〔0001〕

〔基準上の利用分割〕 本発明は、キズナ位置に適用して有効な技術に関するものである。

〔0002〕

〔技術の技術〕 本発明のキズナ位置には、一端に内蔵リードとキズナチップをワイヤで接続したものとパンプで接続するものがあり、それら内蔵リードはともにキズナ位置の制止距離の外側から突出した状態をなす。

〔0003〕

〔発明が解決しようとする課題〕 本発明では、上記技術を実現した結果、以下の問題点を解いたしました。

〔0004〕 既存のキズナ位置を実現したシステム図は、図のダントツイギングに付いて、キズナ位置を実現する基準のサイズを縮小する方法がててきました。このため、キズナ位置のサイズを縮小する事で基準の実現範囲を上げて基準サイズを縮小してきた。

〔0005〕 このキズナ位置の縮小は、主にキズナチップの縮小によりなされたものであり、内蔵リードはその縮小の対象とはなっていないかった。

〔0006〕 このため、基準上のキズナ位置の内蔵リードが縮める位置に対する縮小位置はなされていないのが現状である。

〔0007〕 したがって、既存のキズナ位置における内蔵リードは、一端にキズナ位置の制止距離の外側から突出した状態を保っていることから、その制止距離の外側から突出した内蔵リードの分だけ大きさを余分にとり、基準尺寸における大きさが大きいという欠点があつた。

〔0008〕 本発明の目的は、キズナ位置の基準尺寸における大きさを向上することが可能な構造を提供することにある。

〔0009〕 本発明の概念ならびにその実用的効果は、

内蔵リードの位置を内蔵リードによって明らかにならうであろう。

〔0010〕

〔内蔵リードのための手段〕 本発明において内蔵リードのうち、大きめなしの位置を基準に内蔵リードと比較するのである。

〔0011〕 キズナチップとそれに電気的に接続された内蔵リードを駆動で制止したキズナ位置であって、内蔵リードの位置が基準の制止距離の位置もしくは、上面から内蔵リードの一端を突出させる。

〔0012〕

〔作例〕 上記した手順によれば、キズナチップとそれに電気的に接続された内蔵リードを駆動で制止したキズナ位置であって、内蔵リードと他の制止距離の位置もしくは、上面から内蔵リードの一端を突出させることにより、キズナ位置の制止距離における実現範囲を向上することが可能となる。

〔0013〕 以下、本発明の構成について、実施例とともに説明する。

〔0014〕 なお、実施例を説明するための全文において、同一機器を示すものは同一符号を用い、その通り表示しの説明は省略する。

〔0015〕

〔実施例〕 図1は、本発明の実施例であるキズナ位置の構造を説明するためのものである。

〔0016〕 図1に示した本実施例のキズナ位置は、上方を基準であり、図2に下方の定位部からみた基準図、図3に定位部からみた側面図、図4に定位部からみた正面図をそれぞれ示す。

〔0017〕 図1～図4において、1は内蔵リード部分、2はパンプ、3はチップ、4は定位部、5は内蔵リード部分をそれぞれ示す。

〔0018〕 本実施例のキズナ位置は、図1に示すように、リードに定位が付けられており、内蔵リードとして機能する内蔵リード部分1と内蔵リードとして機能する内蔵リード部分5とからなる。

〔0019〕 このリードの断面は、リードの内蔵リード部分1をハーフエッジしたり、リードを駆動に2倍縮小させて切削することによって形成される。

〔0020〕 定位部4内においては、内蔵リード部分1上に付けられた、外端に定位より広いパンプ2が並びられ、そのパンプ2を介してキズナチップ3と電気的に接続されている。なお、このときの内蔵リード部分1とキズナチップ3を電気的に接続する手段として、キズナチップ3側にあらかじめ付けたパンプであってよい。また、ワイヤ等を用いてよい。

〔0021〕 そして、図2～図4に示した定位部4から突出する内蔵リード部分5は、基準2に適用される

される。

〔0022〕これにより、交叉、断面付止部の断面部から突出していたカギリードの部分だけ、またはスペースを切り取ったり、他の部品等の実体に取り付けてたりすることが可能になる。

〔0023〕次に、図5を用いて、本実用新型の半導体部品のリードフレームについて説明する。

〔0024〕図5において、3Aは大きめの半導体チップ、3Bは小さめの半導体チップ、2Aは大きめの半導体チップと内部リード部分を包含するパンプ、2Bは大きめの半導体チップと内部リード部分を包含するパンプをそれぞれ示す。

〔0025〕図5によると、本実用新型の半導体部品のリードフレームの形状は、フレームの中心付近から内部リードが直角上に広がっている。

〔0026〕これにより、半導体部品を嵌め込んだ場合のチップである大きめの半導体チップ3Aを保持する場合でも、小さめの半導体チップ3Bを保持する場合でも、各半導体チップ3A、3Bのパッド位置を内部リード1上の複数位置に変更し、その位置にパンプ2A、2Bを設けることで半導体チップ3A、3Bと内部リード部分1とを接続できる。このパンプ直角による内部リードと半導体チップとの電気的な接続はワイド端子では得られない有用な手段である。

〔0027〕すなわち、本実用新型のリードフレーム一つで多種の半導体チップを適用できる。

〔0028〕次に、本発明の他の本実用新型を図6と図7に示す。

〔0029〕図6に示す半導体部品の形状は、前述の図1に示した半導体部品の内部リード部分1とカギリード部分の形状をなくしたものであり、内部リードとカギリードを実用化したリードを設けてある。すなわち、本実用新型によれば、リードの底面のはば2/3がレジンにより埋め込まれ、その埋め込まれたリード一端面(上面)が半導体チップとの電気的接続部をなし、一方、リードの底面のはば1/3がレジンから露出、その露出した端面は実用部への接続端子、つまりカギリードとなる。

〔0030〕これにより、実体内における基板とカギリードの位置部分の形状を直角でさうととともに、開き化パッケージが得られる。リードフレームに位置をつけなくともよくなる。

〔0031〕図7に示す半導体部品の形状は、前述の図1に示した半導体部品の半導体チップ1上にねじ止めフィン6を設け、半導体チップから見せられる頭を逃かしてやるものである。

〔0032〕なお、本実用新型は多方向型の半導体部品をそれがなり上げたが正方多面の半導体部品についても

なるべたら。

〔0033〕また、本実用新型のCOL(CHIP ON LEAD)構造の半導体部品は、断面からカギリードを突出させた形を取り上げたが、LOC(LEAD ON CHIP)構造等の半導体部品においては、上面からカギリードを突出させる。

〔0034〕したがって、半導体チップとそれに電気的に接続された内部リードを直角で付止した半導体部品であって、断面半導体部品の付止部断面の底面もしくは、

11 上面から内部リードの一端を突出させることにより、半導体部品の付止部断面の底面もしくは、半導体部品の底面内に外部リードが組み入り、底面の外部リードの突出によって半分とされていた実用部は縮小できるので、半導体部品の底面実用部における実用部を向上することが可能となる。

〔0035〕以上、本発明をによってなされた発明を、同記実用新型に基づき電気的に説明したが、本発明は、同記実用新型に限定されるものではなく、その要旨を達成しない範囲においても、本又可としてあることは明二である。

〔0036〕

(発明の効果) 本件において表示される発明のうち代物のものによって実現される効果を断面に説明すれば、下記のとおりである。

〔0037〕半導体チップとそれに電気的に接続された内部リードを直角で付止した半導体部品であって、断面半導体部品の付止部断面の底面もしくは、上面から内部リードの一端を突出させることにより、半導体部品の付止部断面の底面もしくは、半導体部品の底面内に外部リードが組み入り、底面の外部リードの突出によって半分とされていた実用部は縮小できるので、半導体部品の底面実用部における実用部を向上することが可能となる。

(断面の簡単な説明)

(図1) 本発明の一実用例である半導体部品の断面を説明するための図である。

(図2) 本実用例の半導体部品の断面図である。

(図3) 本実用例の半導体部品の断面図である。

(図4) 本実用例の半導体部品の底面から見た半導体部品である。

(図5) 本実用例の半導体部品におけるリードフレームの構造を説明するための図である。

(図6) 本発明の他の実用例である半導体部品の構造を説明するための図である。

(図7) 本発明の他の実用例である半導体部品の構造を説明するための図である。

(符号の説明)

1…内部リード部分、2…パンプ、3…チップ、4…断面付止部、5…カギリード部分、6…ねじ止めフィン。

(4)

特許第2-312405

(図1)




図1

(図2)




図2

(図3)




図3

(図4)





図4


(図5)

図5




(図6)

図6



(図7)

図7



フロントページの記述

(11) 令和3年

2月24日 内裏御書類

F1

2021.2.24

法務省法務研究所

(12) 見附者 梅谷 駿輔

東京都小平市上木本町6丁目20番1号

株式会社日立製作所半導体事業部内

[TITLE OF THE INVENTION]

Semiconductor Device

5

[CLAIMS]

1. A semiconductor device including a semiconductor chip, inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.
- 15 2. The semiconductor device in accordance with claim 1, wherein the inner leads are electrically connected to the semiconductor chip by bumps, respectively.
- 20 3. A semiconductor device including a semiconductor chip, a plurality of inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is encapsulated at a portion of the thickness thereof while being exposed at the remaining portion thereof in such a fashion that it has an
- 25

encapsulated main lead surface serving as an electrical connection to the semiconductor chip, and an exposed main lead surface positioned opposite to the encapsulated main lead surface, the exposed main lead surface serving as an outer lead.

5

(DETAILED DESCRIPTION OF THE INVENTION)

(FIELD OF THE INVENTION)

The present invention relates to a technique
10 effective if applied to semiconductor devices.

10

(DESCRIPTION OF THE PRIOR ART)

15

In conventional semiconductor devices, a semiconductor chip is typically connected with inner leads by means of wires or bumps. Such a semiconductor device has a structure in which outer leads are laterally protruded from an encapsulate.

(SUBJECT MATTERS TO BE SOLVED BY THE INVENTION)

20

After reviewing the prior art, the inventors have found the following problems. A down-sizing of recent system appliances using semiconductor devices has resulted in a requirement to reduce the size of circuit boards on which semiconductor devices are mounted. To this end,
25 attempts to reduce the size of semiconductor devices have

been made in order to achieve an improvement in the mounting efficiency of circuit boards resulting in a reduction in the size of those circuit boards.

5 In most cases, such a reduction in the size of semiconductor devices have been achieved by reducing the size of semiconductor chips. For such a reduction in the size of semiconductor devices, outer leads have not been the subject of interest. That is, there has been no attempt to reduce the area occupied by outer leads of a
10 semiconductor device on a circuit board. Since conventional semiconductor devices have a structure in which outer leads are laterally protruded from a resin encapsulate, they have a mounting area increased by the area of the outer leads laterally protruded from the resin encapsulate. As a result, the conventional semiconductor devices involve a problem in that the mounting efficiency thereof on a circuit board is degraded.
15

An object of the invention is to provide a technique capable of improving the mounting efficiency of a
20 semiconductor device on a circuit board.

Other objects and novel features of the present invention will become more apparent after a reading of the following detailed description when taken in conjunction with the drawings.

25

[MEANS FOR SOLVING THE SUBJECT MATTERS]

A representative of inventions disclosed in this application will now be summarized in brief.

In a semiconductor device in which a semiconductor
30 chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, each of the

inner leads is partially protruded from a lower surface or
an upper surface of the resin encapsulate.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

Now, the present invention will be described in detail in conjunction with embodiments thereof.

In the drawings associated with the embodiments, elements having the same function are denoted by the same reference numeral, and repeated description thereof will be omitted.

[EMBODIMENTS]

Fig. 1 is a view illustrating a semiconductor device having a structure according to an embodiment of the present invention. The semiconductor device according to the embodiment of the present invention shown in Fig. 1 has a rectangular structure. Fig. 2 is a side view of the semiconductor device when viewed at the shorter side of the rectangular structure. Fig. 3 is a side view of the semiconductor device when viewed at the longer side of the rectangular structure. Fig. 4 is a plan view of the semiconductor device when viewed at the bottom.

In Figs. 1 to 4, the reference numeral 1 denotes

inner lead portions, 2 bumps, 3 a chip, 4 a resin encapsulate, and 5 outer lead portions, respectively.

As shown in Fig. 1, the semiconductor device of the present embodiment includes leads having a stepped lead structure. Each lead has an inner lead portion 1 serving as an inner lead, and an outer lead portion 5 serving as an outer lead.

The stepped lead structure can be obtained by half-etching the inner lead portions 1 of the leads. Alternatively, the stepped lead structure may be obtained by bonding two lead sheets to each other in such a fashion that they define a step therebetween, and then cutting the bonded lead sheets.

Within the resin encapsulate 4, bumps 2, which may be made of, for example, solder, are provided on the inner lead portions 1, respectively. Through these bumps 2, the inner lead portions are electrically connected to the semiconductor chip 3. Bumps previously provided at the semiconductor chip 3 may also be used as means for electrically connecting the inner lead portions 1 to the semiconductor chip 3. Alternatively, wires may be used.

As shown in Figs. 2 to 4, the outer lead portions 5, which are protruded from the resin encapsulate 4, are mounted on a circuit board or the like while being in surface contact with the circuit board. Accordingly, it is

possible to reduce the mounting space of the semiconductor device by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices. Otherwise, this area may be used to
5 mount other elements.

Now, a lead frame included in the semiconductor device according to the present embodiment will be described in conjunction with Fig. 5.

In Fig. 5, the reference numeral 3A denotes a larger
10 semiconductor chip, 3B a smaller semiconductor chip, 2A bumps for coupling inner leads to the larger semiconductor chip, and 2B bumps for coupling the inner leads to the smaller semiconductor chip, respectively.

As shown in Fig. 5, the lead frame of the
15 semiconductor device according to the present embodiment has a structure in which inner leads extend radially around an area near the center of the lead frame. Accordingly, any one of the semiconductor chips having different sizes,
that is, the larger semiconductor chip 3A and smaller
20 semiconductor chip 3B indicated by phantom lines, can be connected with the inner lead portions 1 by shifting each pad position of the semiconductor chip 3A or 3B to a position where the semiconductor chip 3A or 3B can be connected to the inner leads 1, and providing a bump 2A or
25 2B at the shifted position. The electrical connection

between the inner leads and the semiconductor chip obtained by use of bumps as mentioned above provides an useful effect which cannot be expected in the case using wire connection. That is, one lead frame, which is configured 5 in accordance with the present embodiment, can be applied to a variety of semiconductor chips.

Referring to Figs. 6 and 7, other embodiments of the present invention are illustrated, respectively.

In a semiconductor device according to the embodiment 10 of Fig. 6, there is no step between the inner and outer lead portions 1 and 5 of each lead, as compared to the semiconductor device of Fig. 1. In this case, the semiconductor device includes leads each serving as both the inner and outer leads. In accordance with this 15 embodiment, about 2/3 of the thickness of each lead is encapsulated by resin. One main surface of each lead, namely, the encapsulated main surface (upper surface), serves as an electrical connection to the semiconductor chip. About 1/3 of the thickness of each lead is exposed from the resin. The other main surface of each lead, 20 namely, the exposed main surface, serves as a connection terminal to a mounting circuit board, for example, an outer lead.

In accordance with such a structure, it is possible 25 to secure the area, where the outer leads can be connected

to the circuit board, upon the mounting of the semiconductor device. Furthermore, a thin package can be produced. In accordance with this embodiment, it is also unnecessary to provide a stepped lead structure for the

5 lead frame.

In a semiconductor device according to the embodiment of Fig. 7, radiation fins 6 are provided on the semiconductor chip 3 shown in Fig. 1 in order to radiate heat generated from the semiconductor chip 3.

10 Although the above embodiments have been described as being applied to rectangular semiconductor devices, they may also be applied to square semiconductor devices. Also, the above embodiments have been described as being applied to a semiconductor device having a COL (Chip On Lead) structure to protrude outer leads thereof from the lower surface of the encapsulate. In the case of a semiconductor device having an LOC (Lead On Chip) structure, outer leads thereof are protruded from the upper surface of the encapsulate.

15 20 For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface

of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

Although the preferred embodiments of the invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

[EFFECTS OF THE INVENTION]

Effects obtained by a representative one of the inventions disclosed in this application will now be described in brief.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.